PAT-NO:

JP401200439A

DOCUMENT-IDENTIFIER: JP 01200439 A

TITLE:

PRIORITY PROCESSING CIRCUIT FOR UNACCEPTED REQUEST

PUBN-DATE:

August 11, 1989

INVENTOR-INFORMATION:

NAME

KAMEYAMA, KAZUYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP63023789

APPL-DATE: February 5, 1988

INT-CL (IPC): G06F009/46, G06F009/46

ABSTRACT:

PURPOSE: To accept an unaccepted request with priority by masking the request received from a unit that already accepted a request and accepting and taking out only the requests having the lower ranks than that of the request accepted in the preceding time.

CONSTITUTION: An input signal 31 is supplied to an AND circuit 32 which masks the requests given from the unit that is accepted the requests received up to the preceding time within a cycle out of the requests received this time and also to an AND circuit 33 which takes out only those requests having lower ranks than that of the preceding request accepted. Furthermore, the contents 35 of a 1st register 34 storing the information showing the specific units which requests are accepted down to the preceding time within a cycle are supplied to the circuit 32. In the same way, the contents 37 of a 2nd register 36 which holds the mask information for acceptance of only those requests lower than that requested in the preceding time are supplied to the register 33. In such a constitution, the requests given from the units that are not accepted down to the preceding time within a cycle can be accepted with prior ity.

COPYRIGHT: (C)1989, JPO& Japio

⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-200439

⑤Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)8月11日

G 06 F 9/46

3 2 1 3 2 2

7056-5B Z-7056-5B

審査請求 未請求 請求項の数 1 (全8頁)

公発明の名称 未受付要求優先回路

②特 願 昭63-23789

@出 願 昭63(1988) 2月5日

⑩発明者 亀山 ー好

東京都港区芝5丁目33番1号 日本電気株式会社内

创出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

個代 理 人 弁理士 山内 梅雄

明細音

1. 発明の名称

未受付要求優先回路

2. 特許請求の範囲

n個のユニットによるnビットの要求信号の中から優先順位を決定し、要求を受け付ける、ユニット1個を選択する優先順位決定回路において、n個のユニット全部の要求を一通り受け付けるまでの1サイクル内で、前回までにどのユニットの要求を受け付けたかの情報を保持するnビット幅の第1のレジスタと、

このnビット幅の第1のレジスタの内容と入力されたnビットの要求信号との論理積をとり、今回の要求の中で、1サイクル内の前回までに、要求を受け付けたことのあるユニットからの要求をマスクする第1の論理積回路と、

前回受け付けた要求よりも低位の要求だけを受け付けるためのマスク情報を保持するnビット幅の第2のレジスタと、

このnピット幅の第2のレジスタの内容と前記

入力された n ビットの要求信号との論理機をとり、 前回受け付けた要求よりも低位の要求だけを取り 出す第2の論理検回路と、

この第2の論理積回路と、この第2の論理積回路の結果が前回受け付けた要求よりも低位の要求が無いことを示した場合は前記入力された要求信号を選択し、そうでない場合は、この第2の論理積回路の出力を選択する第1のセレクタと、

前記第1の論理積回路の出力が、前記入力された要求信号の中に、1サイクル内で前回までに受け付けてないユニットからの要求が無いことを示した場合は前記第1のセレクタの出力を選択し、そうでない場合は、前記第1の論理積回路の出力を選択する第2のセレクタと、

この第2のセレクタのnビットの出力中の複数の要求ビットの中から最高位のものを選択し、出力するプライオリティエンコーダの出力を受け、nビットにデコードするデコーダと、

このデコーダからの n ビットの出力と前記第 1 のレジスタの内容との論理積をとり、前回受け付

けた要求よりも低位の要求だけを取り出し、今回 受け付けた要求が1サイクル内の前回までに受け 付けたことのあるユニットからの要求の場合、前 記第1のレジスタを更新または抑止するように動 作する第3のAND回路と、

この第3のAND回路のnビットの出力と前記第1のレジスタの内容との排他的論理和をとり、前記第1のレジスタを更新するように動作する排他的論理和回路と、

この排他的論理和回路の n ピットの出力を入力し、この入力が " 0 " のときは l サイクルが終りしたとして全ピット " l "を出力して次の n ピット要求信号に対するマスクがないようにし、この入力が " 0 " でないときは、そのまま出力して前記第 1 のレジスタにこれをセットする第 1 の比較回路と、

前記デコーダからのnビット出力から1を減算して前記第2のレジスタの更新に供する減算回路と、

この減算回路からの出力を入力し、この入力が

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、優先順位決定制御に係わり、特にダイナミックな優先順位を決定制御する未受付要求優先回路に関する。

〔従来の技術〕

コンピュータの高速化に伴い、必要な時点ででで、必要な機能を発揮させる、いわゆる割込処理ははコンピュータの効率的な運用に不可欠である。このような割り込みが多数で同時に生じたとき傾位を頻位(ブライオリティ)の高いものから順位に割込処理が行われる。この場合には優先順位を決定回路が用いられ、割り込みの優先順位を決定している。

第3図はこのような優先順位決定回路の従来例を示したものであり、第4図はその動作を説明するものである。

この従来の優先順位決定回路の動作を第4図にしたがって説明する。この図は受付要求を決定す

2 では3になる。他のケース②~⑥の場合も同様に出力信号13は、の場合も同様に出力信号13が得られる。の場合も力信号13が得られる。次にこれら号にデコーダ14で4ピット2進符号にデコードされ、例えば、ケースののケース②~⑥のケースのが得られる。他のケース②~⑥の矢口ではで、結局、違択された位置16は図の矢口ではした位置になる。

以上説明したように、従来の優先順位が固定された優先順位決定回路では、複数の要求のうち、

最高位の要求が選択出力されることになる。

このように、この種の従来の優先順位決定回路は、システムにより優先順位が一意的に決決を明立れた場合が多い。このような固定された侵失に変更したいときは、システム立ち上げ時に変更設定するか、または、コマンドによったり、ROMなどを利用したり、ROMなどを利用したりに、ダイナミックに変更に一時ではなった。

[発明が解決しようとする課題]

 5.

そこで本発明の目的は、未受付要求を優先的に 受け付けることができ、また既受付要求も平均的 に受け付けることができる未受付要求優先回路を 提供することにある。

〔課題を解決するための手段〕

だけを取り出す第2の論理費回路と、この第2の 論理積回路の結果が前回受け付けた要求よりも低 位め要求が無いことを示した場合は上記入力され た要求信号を選択し、そうでない場合はこの第2 の論理積回路の出力を選択する第1のセレクタと、 上記第1の論理積回路の出力が、上記入力された 要求信号の中に、1サイクル内で前回までに受け 付けてないユニットからの要求が無いことを示し た場合は上記第1のセレクタの出力を選択し、そ うでない場合は、上記第1の論理積回路の出力を 選択する第2の選択回路と、この第2の選択回路 のnビットの出力の中の複数の要求ビットの中か ら最高位のものを選択し、出力するプライオリ ティエンコーダと、このプライオリティエンコー ダの出力を受け、nビットにデコードするデコー ダと、このデコーダからのnビットの出力と上記 第1のレジスタの内容との論理積をとり、前回受 け付けた要求よりも低位の要求だけをとり出し、 今回受け付けた要求が1サイクル内の前回までに 受け付けたことのあるユニットからの要求の場合、 上記第1のレジスタを更新または抑止するように 動作する第3のAND回路と、この第3のAND 回路のnピットの出力と上記第1のレジスタの内 容との排他的論理和をとり、上記第1のレジスタ を更新するように動作する排他的論理和回路と、 この排他的論理和回路のnピットの出力を入力し、 この入力が"0"のときは1サイクルが終了した として全ピット"1"を出力して次の n ビット 要 求信号に対するマスクがないようにし、この入力 が"()"でないときは、そのまま出力して上記第 1のレジスタにこれをセットする第1の比較回路 と、上記デコーダからのnビット出力から1を放 算して上記第2のレジスタの更新に供する減算回 路と、この減算回路からの出力を入力し、この入 カが"O"のときは1サイクルが終了したとして 金ピット"1"を出力して次の n ピット要求信号 に対するマスクがないようにし、この入力が" 0 * でないときはそのまま出力して上記第2のレ ジスタにこれをセットする第2の比較回路とを具 備するものである。

したがって、本発明による未受付要求優先のあるとので、すで要求なりけれたの受け付たを受けけれたので求をするというのででは、前回受け付け、の要求だけのでは、しているというのでは、ないできる。というのできる。

〔実施例〕

以下実施例につき本発明を詳細に説明する。

第1図は本実施例の未受付要求優先回路を示す ブロック図、第2図はその動作を示す受付要求決 定表を示す図である。本実施例においても、従来 例と同様に、入力は4ビットとしている。

第1図において、入力信号31は、今回の要求の中で、1サイクル内の前回までに、要求を受け付けたことのあるユニットからの要求をマスクする第1の論理積回路32(以下第1のAND回路という。)と前回受け付けた要求よりも低位の要

求だけを取り出す第2の論理積回路33(以下第 2のAND回路という。)とに入力される。第1 のAND回路32には更に、4個のユニット全部 の要求を一通り受け付けるまでの1サイクル内で、 前回までにどのユニットの要求を受け付けたかの 情報を保持する4ピット幅の第1のレジスタ34 の内容35が入力される。同様に、第2のAND 回路33には更に、前回受け付けた要求よりも低 位の要求だけを受け付けるためのマスク情報を保 持する4ピット幅の第2のレジスタ36の内容3 7 が入力される。この第2のAND回路33の出 力信号39、すなわち、入力信号31と、第2の レジスタ36の内容37の論理確をとった結果は 第1のセレクタ40に送出され、さらに、第1の セレクタ40には入力信号31が与えられる。こ の第1のセレクタ40は、第2のAND回路33 の出力信号39が、前回受け付けた要求よりも低 位の要求が無いことを示した場合は入力信号31、 すなわち要求信号を選択する。そして、そうでな い場合は、この第2のAND回路33の出力信号

39を選択する。

この第1のセレクタ40により選択された選択 信号42は第2のセレクタ43に送出される。ま た、この第2のセレクタ43には、第1のAND 回路32の出力信号44、すなわち前回受け付け た要求よりも低位の要求が与えられる。この第2 のセレクタ 4 3 は、第 1 の A N D 回路 3 2 の 出力 信号44が、入力信号31の要求の中に、1サイ クル内で前回までに受け付けてないユニットから の要求が無いことを示した場合は第1のセレクタ 40の出力である選択信号42を選択し、そうで ない場合は、第1のAND回路 3 2 の出力信号 4 4を選択する。この第2のセレクタ43の出力で ある選択信号46は、一般の4ビットから2ビッ トへの(以下4→2と略す。) エンコーダと同様 に動作するプライオリティエンコーダ 4 8 に入力 される。このプライオリティエンコーダ 4 8 は、 第2のセレクタ43の4ピットの出力中の複数の 要求ピットの中から最高位のものを選択し、符号 化信号49を出力する。この符号信号49は、デ

コーダ 5 0 に入力され、再び 4 ピットに変換されてデコード信号 5 2 になる。このデコード信号 5 2 は、出力信号 6 9 として取り出すことができるが、更に第 3 の A N D 回路 5 3 および減算回路 5 4 に送出される。

第3のAND回路53は、このデコロレジスタ34からの第1のレジスタ34からの論理積をととり、カーレジスクの論理積をはしても低位のの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクルのの要求が1サイクのという。以前にはいるのでは、1サインスクの内容35との対抗している。、、1サインスクの内容35とのが1サインスクの内容35との対抗している。1サインスクの内容35との対抗している。1サインスクの内容35との対抗しているのです。1サインスクの内容35との対抗しているのです。1サインスクの内容35との対抗しているのでは、1サインスクの内容35との対抗しているのです。1サインスクの内容35との対抗しているので35との対抗しているので35との対抗している。1サインスクの内容35とのの対抗しているのでは、1サインには、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインの対抗しているのでは、1サインのでは、1

この X O R 回路 5.5 からの出力信号 5.7 は第1 の比較回路 5.8 に送出される。これを受けた第1

の比較回路58は、第1のレジスタ34に対し、 この出力信号57が"O"のときは、1サイクル が終了したとして全ピット"1"を出力して次の 4ピット要求信号に対するマスクがないようにし、 この出力信号57が"0"でないときは、そのま ま出力して第1のレジスタ34をセットする抑止 ・更新信号60を送出する。一方、デコード信号 52を受けた減算回路54は、このデコード信号 5 2 から 1 を滅算してこの減算信号 6 2 を第 2 の 比較回路63に送出する。第2の比較回路63は、 第2のレジスタ36に対して抑止・更新信号65 を送出する。これにより、第2のレジスタは、第 2 の比較回路 6 3 での減算信号 6 2 が * 0 * のと きは、抑止・更新信号65として全ビットで1° を受けて次の 4 ピット要求信号に対してマスクが ないようにされ、減算信号62が"0"でないと きは抑止・更新信号65としてこれをそのまま入 力され、セットされる。

次に、第2図に従って本実施例の未受付要求優 先回路についてその動作を説明する。

図において、イビットの入力信号31は、比較 のため、第4図の従来例と同じものを用いること にする。それぞれの入力信号31の要求位置67 は図の矢印の位置にあるとする。ケース①では、 第 1 のレジスタ 3 4 と第 2 のレジスタ 3 6 の内容 35と37は、初回の要求として"1111"、 すなわちマスクはないものとする。第1のAND 回路32は、この第1のレジスタの内容35 *1 111 "と入力信号31"1000"の論理領を とり、出力信号44として"1000"を第2の セレクタ 4 3 に送出する。第1 のAND回路 3 2 は、すでに説明したように、今回の入力信号31 の要求の中で、1サイクル内の前回までに、要求 を受け付けたことのあるユニットからの要求をマ スクするように動作するが、初回なので全ピット ともマスクされなかったことになる。更に、第2 のAND回路33は、第2のレジスタの内容37 "1111"と入力信号31"1000"の論理 税をとり、出力信号39として"1000"を第 1のセレクタ40に送出する。この第2のAND

回路 3 3 も、すでに説明したように、前回受け付けた要求より低位の要求だけを受け付けるように動作するが、初回の要求なので、全ピットとも許可したことになる。

第1のセレクタ40は、第2のAND回路333の出力信号39が"0"、すなわち、りの日内信号33元を選択し位位ので、場合は、前回受け付けた要求より信号3元では、前回受け付けた要求より低位ので、第2のAND回路33のに構成されて要求より低位のので、第2のAND回路33のによりには、前回受け付けた要求より低位ののがあった訳なので、第2のAND回路33のに選択けるようにでは、またのので、第2のAND回路33のでは、選択は出る。

第2のセレクタ43は、第2のAND回路33の出力信号39が"0"、すなわち、入力信号31の要求の中に、1サイクル内で前回までに受け付けてないユニットからの要求がないときは、第1のセレクタ40の選択信号42を選択し、そう

でないときは第1のAND回路32の出力信号44を選択するように構成されている。 従って、現在の場合は、第1のAND回路32の出力信号44°1000°を選択し、選択信号46として"1000°をブライオリティエンコーダ48に送出する。

ド信号 5 2 と、第 1 のレジスタ 3 4 の出力である 第 1 のレジスタの内容 3 5 との論理積をとり、そ の出力信号 5 6 として"1000"をXOR回路 5 5 に送出する。

第3のAND回路53は、すでに説明したように、今回受け付けた入力信号31の中の要求が1サイクル内の前回までに受け付けたことのあるユニットからの要求の場合は、"0000*を出力し、第1のレジスタ34の更新を抑止するように動作する。現在の場合は、前回までに受け付けたことのないユニットからの要求だったため、"10000*を出力したことになる。

X O R 回路 5 5 は、第 3 の A N D 回路 5 3 の出力信号 5 6 " 1 0 0 0 " と第 1 のレジスタ 3 4 の出力である第 1 のレジスタの内容 3 5 " 1 1 1 1 " との排他的論理和をとり、その出力信号 5 7 として" 0 1 1 1 "を第 1 の比較回路 5 8 に送出する。この X O R 回路 5 5 は、すでに説明したように、第 1 のレジスタ 3 4 を更新するように動作する。第 1 の比較回路 5 8 は、 X O R 回路 5 5 の

出力信号 5 7を入力すると、これが 0 0 0 0 0 であるか否かをチェックし、 0 0 0 0 では、1 サイクルが終了したので、 1 1 1 1 でも抑止・更新信号 6 0 として出力し、 そうでないとききうに動作する。 現在の場合は、 後者に相当し、 0 1 1 1 を抑止・更新信号 6 0 として出力する。 そして、これは第1のレジスタ 3 4 に書き込まれ、この第1のレジスタ 3 4 は更新される。

一方、減算回路 5 4 に送出されたデコーダ信号 5 2 ** 1 0 0 0 ** は、ここで 1 を第 2 の比較 回路 6 3 に送出する。 この減算回路 5 4 は、可能 2 の比較 回路 6 3 にように、第 2 のレジスタ 3 6 を更新するものである。第 2 の比較回路 6 3 は力しに動作するものである。第 2 の比較回路 6 3 は力しがあるが、 0 0 0 0 ** のときは、かつ受け付けた要要 5 として、 ** 0 0 0 0 ** を第 2 のレジスタ 6 5 として、 ** 1 1 1 1 ** を第 2 のレジスタ 3

6に出力し、そうでないときは、そのまま出力するように動作する。現在の場合は、後者に相当するので、"01111"を抑止・更新信号65として出力し、これは第2のレジスタ36に書き込まれ、この第2のレジスタ36は更新される。

ケース③では、第1のレジスタ34の出力である第1のレジスタの内容35は"0101"であり、第1のAND回路32により、最高位から1

番目の 要 求 が マ ス ク さ れ 、 そ の 出 力 信 号 4 4 は * 0 0 0 0 * となるので、第2のセレクタ43に より第1のセレクタ40の出力である選択信号4 2 * 1 0 0 0 * が選択される。このとき、第2の レジスタ36の出力である第2のレジスタの内容 3 7 は * 0 0 0 1 * であり、第 2 の A N D 回路 3 3 により、最高位から1 番目の要求がマスクされ るので、第1のセレクタ40により入力信号31 "1000"が選択され、第1のセレクタ40の 出力である選択信号 4 2 として"1000"が出 力されている。したがって、第2のセレクタ43 の出力である選択信号46は"1000"となる。 そして、デコード50の出力であるデコード信号 5 2 として" 1 0 0 0 "が出力され、最高位から 1番目の要求が受け付けられることになる。この 場合、第1のレジスタ34は更新されないが、第 2のレジスタ36は"0111"に更新される。

さらに、ケース④の場合も、第1のレジスタ34の出力である第1のレジスタの内容35は 0101 であり、第1のAND回路32により最

高位から1番目および3番目の要求がマスクされ、 第1のAND回路32の出力信号44は"000 0 "となる。したがって、第2のセレクタ43に より、第1のセレクタ40の出力である選択信号 42が選択されるが、このときは、第2のレジス タ36の出力である第2のレジスタの内容37は " 0 1 1 1 "である。かくして、第 2 の A N D 回 路33により、前回受け付けた、試行位から1番 目の要求はマスクされるが、3番目の要求はマス クされない。このため、第2のAND回路33の 出力として"0010"が出力され、第1のセレ クタ40により第2のAND回路33の出力であ る出力信号39が選択される。その結果、第1の セレクタ40の出力である選択信号42として "0010"が出力されている。これにより、第 2のセレクタ43の出力である選択信号46は "0010"となり、デコーダ50の出力である デコード信号52として"0010"が出力され る。かくして、最高位から3番目の要求が受け付 けられることになる。このとき、第1のレジスタ 3 4 は更新されないが、第 2 のレジスタ 3 6 は " 0 0 0 1 "に更新される。

ケース⑤の場合も、第1のレジスタ34の出力 である第1のレジスタの内容35は"0101" であるが、第1のAND回路32により、最高位 から1番目および3番目の要求はマスクされるが、 2 番目の要求はマスクされない。したがって、デ コーダ50の出力であるデコード信号52として "0100 * が出力され、最高位から2番目の要 求が受け付けられることになる。そして、第1の レジスタ 3 4 は * 0 0 0 1 * に、第 2 のレジスタ 3 6 は " 0 0 1 1 " にそれぞれ更新される。 最後 にケース⑥では、第1のレジスタ34の出力であ る第1のレジスタの内容35は"0001 "であ 、り、第1のAND回路32により、最高位から1 番目、2番目、3番目の要求はマスクされるが、 4番目の要求はマスクされない。したがって、デ コーダ50の出力であるデコード信号52として "0001"が出力され、1サイクルが終了する。 そして、XOR回路55の出力信号57は"00

00 "となり、第1の比較回路 5 8の出力である 抑止・更新信号 6 0 が "1111"となり、第1 のレジスタ 3 4 に書き込まれる。一方、今回受け 付けた要求は最低位の要求なので、減算回路 5 4 の出力である減算信号 6 2 は "0000"となり、 第2の比較回路 6 3の出力である抑止・更新信号 6 5 が "1111"となって、第2のレジスタ 3 6 に書き込まれることになる。

[発明の効果]


4. 図面の簡単な説明

第1図は本発明による未受付要求優先回路の一 実施例を示すブロック図、第2図はその動作を受 付要求決定表の形で示した図、第3図は従来の固 定優先順位決定回路を示すブロック図、第4図は その動作を受付要求決定表の形で示した図である。

- 3 2 ··· · · 第 1 の A N D 回路、
- 3 3 ····· 第 2 の A N D 回路、
- 34……第1のレジスタ、
- 3 6 … … 第 2 のレジスタ、
- 40……第1のセレクタ、
- 4 3 …… 第 2 のセレクタ、
- 48……プライオリティエンコーダ、
- 50……デコーダ、
- 5 3 ····· 第 3 の A N D 回路、
- 5 4 ····· 波算回路、 5 5 ····· X O R 回路、
- 58……第1の比較回路、
- 63……第2の比較回路。

 出願人
 日本電気株式会社

 代理人
 弁理士 山内梅雄



| | | | , | | | |
|-------------------------------------|---------|-------|---------|------|------|---------|
| 7-3 | 0 | න | CD | Ø | GD | Œ |
| 7 1 55 (415 c 202-4 入力帽子 使先環位 | 高一佐 | 高一位 | 高一伍 | 萬一伍 | 高一伍 | 高一佐 |
| 3 1 入力信号 | 1000 | 0010 | 1000 | 1010 | 1110 | 1111 |
| 6 7 要求位置 | t | 1 | 1 . | r ı | 111 | 1111 |
| 35第1のレジスタの内容 | 1111 | 0111 | 0 1 0 1 | 0101 | 0101 | 0001 |
| 4 4 第 1 の A N D 回路 出力信号 | 1000 | 0010 | 0000 | 0000 | 0100 | 0.001 |
| 37第2のレジスクの内容 | 1111 | 0111 | 0001 | 0111 | 0001 | 0011 |
| 39第2の AND回路 出力信号 | 1000 | 0010 | 0000 | 0010 | 0000 | 1100 |
| 4.2 選択信号 | 1000 | 0010 | 1000 | 0010 | 1110 | 0011 |
| 4.6 建灰银号 | 1000 | 0010 | 1000 | 0010 | 0100 | 0001 |
| 49符号化信号 | 3 | 1 | 3 | t | 2 | 0 |
| 5 2 7 3 - Y | 100.0 | 0010 | 1000 | 0010 | 0100 | 0001 |
| 72選択された | t | 1 | 1 | t | t | 1 |
| 5.6 出力信号 | 1000 | 0.010 | 0000 | 0000 | 0100 | 0001 |
| 57出力保号 | 0111 | 0101 | 0101 | 0101 | 0001 | 0000 |
| 6 0 存止・更新 信号 | 0 1 1 1 | 0101 | 0101 | 0101 | 0001 | 1111 |
| 62減算信号 | 0 1 1 1 | 0001 | 0111 | 0001 | 0011 | 0000 |
| 6.5 際止・更新 | 0111 | 0001 | 0111 | 0001 | 0011 | 1 1 1 1 |

94 2 EXI

19K 4 19XI

| 7-2 | 6 | 2 0 | 3 0 | 3 | © | (B) |
|---------------|------|------------|------------|----------|----------|------|
| 21入力株子 使先期位 | 高一低 | 高一低 | 高一伍 | 高一佐 | 高一年 | 高一征 |
| 11入力信号 | 1000 | 0010 | 1000 | 1010 | 1110 | 1111 |
| 22渡択された | 1 | 1 | 1 | 1 1 3 | 111 | 1111 |
| 13出力信号 | 3 | ı | 3 | 3 | 3 | 3 |
| 15出力信号 | 1000 | 0010 | 1000 | 1000 | 1000 | 1000 |
| 16選択された 位置 | 1 | 1 | ı | 1 | . 1 | 1 |